Title of the Prior Art

Japanese Published Patent Application No.2002-22809

Date of Publication: January 23, 2002

Translation of paragraphs [0023]-[0026] [0023]

Fig. 2 is the block diagram showing the semiconductor device according to second embodiment of this invention, indicates the same signs to the same part as Fig. 1, and only a different part is described.

[0024]

The pad 27 and pad 28 are not connected by wiring. When performing a probe test, one probe needle 36 is contacted to both of the pad 27 and pad 28. Moreover, the pad 29 and pad 30 are not connected by wiring. When performing a probe test, one probe needle 37 is contacted to both of the pad 29 and pad 30.


[0025]

When performing the probe test of said semiconductor device, one probe needle 36 is contacted to both of the pad 27 and pad 28, and one probe needle 37 is contacted to both of the pad 29 and pad 30. Next, the data (DATAn, n+1, n+2, n+3…) which are a test signal are inputted from the input section 11. And an output level is controlled by an enable signal.

[0026]

In the second embodiment, the same effectiveness as the first embodiment can be obtained. That is, data output can be separated to the number of enables, and the number of probe needles to the number of pad can be a half by contacting one probe needles to the pads separated at the probe test at a time.

Fig.2



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-22809 (P2002 - 22809A)

(43)公開日 平成14年1月23日(2002.1.23)

(51) Int.Cl.'		識別記号	F I		テーマコード(参考)	
G01R	31/28		H01L	21/66	E	2G032
H01L	21/66		G 0 1 R	31/28	ប	4M106
	27/04		H01L	27/04	T	5 F 0 3 8
	21/822	•				


		審查請求	未請求 請求項の数7 OL (全 5 頁
(21)出願番号	特願2000-212661(P2000-212661)	(71) 出顧人	
(22) 出顧日	平成12年7月13日(2000.7.13)	(72)発明者 (74)代理人 Fターム(参	長野県諏訪市大和3丁目3番5号 セイニーエプソン株式会社内

(54) 【発明の名称】 半導体装置

(57)【要約】

出力端子の数が増加してもテストピンの数の 増加を抑制できる半導体装置を提供する。

【解決手段】 本発明に係る半導体装置は、プローブ試 験のテスト信号を入力する第1、第2の入力部11と、 第1の入力部に第1イネーブル部12aを介して接続さ れた第1のレベルシフタ14, 16と、第2の入力部に 第2イネーブル部12bを介して接続された第2のレベ ルシフタ15,17と、第1のレベルシフタに接続され た第1のドライバセル21,23と、第2のレベルシフ タに接続された第2のドライバセル22, 24と、第1 のドライバセルに接続された、プローブ試験の出力信号 を出力する第1のパッド27, 29と、第2のドライバ セルに接続された、プローブ試験の出力信号を出力する 第2のパッド28,30と、を具備し、第1、第2イネ ーブル部は出力レベルを2つに分けるように制御する。



【特許請求の範囲】

【請求項1】 プローブ試験を行うためのテスト信号を 入力する第1の入力部と、

プローブ試験を行うためのテスト信号を入力する第2の 入力部と、

第1の入力部に第1イネーブル部を介して電気的に接続 された第1の被テストセルと、

第2の入力部に第2イネーブル部を介して電気的に接続 された第2の被テストセルと、

第1の被テストセルに電気的に接続された、プローブ試 10 験の出力信号を出力する第1のパッドと、

第2の被テストセルに電気的に接続された、プローブ試 験の出力信号を出力する第2のパッドと、

を具備し、

第1イネーブル部と第2イネーブル部は、出力レベルを 2つに分けるように制御するものであることを特徴とす る半導体装置。

【請求項2】 上記第1の被テストセルが第1のドライ バセルであり、上記第2の被テストセルが第2のドライ 置。

【請求項3】 上記第1のパッドと第2のパッドは、ス クライブライン上に形成された配線によって互いに電気 的に接続されていることを特徴とする請求項1又は2記 戯の半導体装置。

【請求項4】 上記第1のパッドと第2のパッドは、プ ローブ試験を行う際に、1本のプローブ針を両パッドに 当接させるものであることを特徴とする請求項1又は2 記載の半導体装置。

【請求項5】 上記第1のパッドと第2のパッドは、ヒ 30 することにある。 ューズによって互いに電気的に接続されていることを特 徴とする請求項1又は2記載の半導体装置。

【請求項6】 プローブ試験を行うためのテスト信号を 入力する複数の入力部と、

各々の入力部にイネーブル部を介して電気的に接続され た被テストセルと、

各々の被テストセルに電気的に接続された、プローブ試 験の出力信号を出力するパッドと、

を具備し、

上記イネーブル部は、出力レベルをイネーブル部の数だ 40 け分けるように制御するものであることを特徴とする半 導体装置。

【請求項7】 上記披テストセルがドライバセルである ことを特徴とする請求項6記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に係わ り、特に、多出力ドライバ製品の出力検査テストに関す るものである。

[0002]

【従来の技術】従来の半導体装置はプローブ試験時にテ スト信号であるデータを入力する入力部を有している。 入力部はレベルシフタ(L/S)に接続されている。レ ベルシフタはドライバに接続されている。ドライバはパ ッドに接続されており、パッドはプローブ針(Tester p in)を当てるためのものである。

【0003】次に、上記半導体装置のプローブ試験方法 について説明する。プローブ針をパッドに当接させ、入 力部からテスト信号であるデータを入力する。そして、 出力をレベルシフタ及びドライバを通してパッドから取 り出す。これにより、パッドからの出力信号がプローブ 針から検出され、プローブ試験が行われる。

[0004]

【発明が解決しようとする課題】ところで、従来の半導 体装置では、出力端子とLSIテスターピン(プローブ 針)を1対1に割り付けてテストしている。即ち、ドラ イバからの出力全部に対してプローブ針を落としてプロ ープ試験を行っている。このため、パッド(出力端子) の数が増加すると、それに応じてプローブ針の数も増や バセルであることを特徴とする請求項1記載の半導体装 20 す必要がある。 言い換えると、出力端子と同数以上のテ スターピンを有するテスターでしか1パス測定すること ができない。従って、多数のプローブ針を有するテスタ ー (プローブカード) でプローブ試験を行うことにな り、パッド数の増加にしたがって次々と新しいテスター が必要になり、それに応じてテスターの製造コストが高 くなるという問題がある。

> 【0005】本発明は上記のような事情を考慮してなさ れたものであり、その目的は、出力端子の数が増加して もテストピンの数の増加を抑制できる半導体装置を提供

[0006]

【課題を解決するための手段】本発明に係る半導体装置 は、プローブ試験を行うためのテスト信号を入力する第 1の入力部と、プローブ試験を行うためのテスト信号を 入力する第2の入力部と、第1の入力部に第1イネーブ ル部を介して電気的に接続された第1の被テストセル と、第2の入力部に第2イネーブル部を介して電気的に 接続された第2の被テストセルと、第1の被テストセル に電気的に接続された、プローブ試験の出力信号を出力 する第1のパッドと、第2の被テストセルに電気的に接 続された、プローブ試験の出力信号を出力する第2のパ ッドと、を具備し、第1イネーブル部と第2イネーブル 部は、出力レベルを2つに分けるように制御するもので あることを特徴とする。なお、本発明に係る半導体装置 においては、上配第1の被テストセルが第1のドライバ セルであり、上配第2の被テストセルが第2のドライバ セルであることも可能である。

【0007】上記半導体装置によれば、第1の入力部に 第1イネーブル部を介して第1の被テストセルを電気的 50 に接続し、第2の入力部に第2イネーブル部を介して第

2の被テストセルを電気的に接続する。このようにイネーブル信号を用いることによりデータ出力をイネーブルの数だけ分けることができる。つまり、イネーブルの数が2である場合、データ出力を1/2に分けることができ、イネーブルの数が3以上である場合、データ出力を1/3以下に分けることができる。具体的には、第1の入力部から入力されたテスト信号が第1イネーブルでアクティブになり、その出力信号を第1のパッドから取り出す。第2の入力部から入力されたテスト信号が第2イネーブルでアクティブになり、その出力信号を第2のパッドから取り出す。このようにデータ出力をイネーブルの数だけ分けることにより、パッドの数に対するテストピンの数を1/2以下にすることができる。従って、パッド(出力端子)の数が増加しても、テストピンの数の増加を抑制することができる。

【0008】また、本発明に係る半導体装置において、 上記第1のパッドと第2のパッドは、スクライブライン 上に形成された配線によって互いに電気的に接続されて いることが好ましい。

【0009】また、本発明に係る半導体装置において、 上記第1のパッドと第2のパッドは、プローブ試験を行 う際に、1本のプローブ針を両パッドに当接させるもの であることが好ましい。

【0010】また、本発明に係る半導体装置において、 上記第1のパッドと第2のパッドは、ヒューズによって 互いに電気的に接続されていることが好ましい。

【0011】本発明に係る半導体装置は、プローブ試験を行うためのテスト信号を入力する複数の入力部と、各々の入力部にイネーブル部を介して電気的に接続された被テストセルと、各々の被テストセルに電気的に接続された、プローブ試験の出力信号を出力するパッドと、を具備し、上記イネーブル部は、出力レベルをイネーブル部の数だけ分けるように制御するものであることを特徴とする。なお、本発明に係る半導体装置においては、上記被テストセルがドライバセルであることが好ましい。【0012】

【発明の実施の形態】以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の第1の実施の形態による半導体装置を示す構成図である。この半導体装置はドライバ出力セレクタ回路を備えている。ド 40 ライバ出力セレクタ回路は、半導体ウエハに形成されており、ウエハ状態でプローブ試験を行う際に用いるものである。

【0013】図1に示すように、半導体装置はプローブ 試験時にテスト信号であるデータ (DATAn, n+1, n+ 2, n+3…)を入力する入力部11を有している。入力 部11はイネーブル (Enable) 12を介してレベルシフ タ (L/S) 14~17に接続されている。イネーブル 12はイネーブル信号 (ロジック制御) で出力レベルを コントロールするものであり、第1イネーブル12a (又はEnable H) でアクティブになる出力と第2イネーブル12b (又はEnable L) でアクティブになる出力とが配線されている。

【0014】各々のレベルシフタ $14\sim17$ はドライバ (Driver n, n+1, n+2, n+3…) $21\sim24$ に配線 によって接続されている。各々のドライバ $21\sim24$ は パッド (OUT n, n+1, n+2, n+3…) $27\sim30$ に配線によって接続されており、パッド $27\sim30$ は図示せぬプローブ針 (Tester pin) を当てるためのものである。

【0015】パッド27~30はウエハにおけるチップ 領域の端部のスクライプライン31側に配置されてい る。各々の隣接するパッドは配線によって互いに接続さ れている。即ち、パッド27とパッド28は配線33に よって接続されており、パッド29とパッド30は配線 34によって接続されている。配線33,34はスクラ イブライン31上に形成されている。

【0016】次に、上記半導体装置のプローブ試験方法について説明する。プローブ針をパッド27とパッド29に当接させ、入力部11からテスト信号であるデータ(DATAn, n+1, n+2, n+3…)を入力する。そして、イネーブル信号で出力レベルをコントロールする。

【0017】すなわち、第1イネーブル12aでアクテ ィブになる出力を、レベルシフタ14及びドライバ21 を通してパッド27から取り出すと共に、レベルシフタ 16及びドライバ23を通してパッド29から取り出 す。これにより、パッド27からの出力信号がパッド2 7に当接したプローブ針から検出され、パッド29から の出力信号がパッド29に当接したプローブ針から検出 される。次に、第2イネーブル12bでアクティブにな る出力を、レベルシフタ15及びドライバ22を通して パッド28から取り出すと共に、レベルシフタ17及び ドライバ24を通してパッド30から取り出す。これに より、パッド28からの出力信号が配線33及びパッド 27を介してパッド27に当接したプローブ針から検出 され、パッド30からの出力信号が配線34及びパッド 29を介してパッド29に当接したプローブ針から検出 される。このようにしてプローブ試験が行われる。

【0018】その後、ウエハをダイシングすることによりチップに分割される。この際、スクライブライン上に形成された配線33,34は切断され除去される。

【0019】上記第1の実施の形態によれば、イネーブル信号を用いることによりデータ出力をイネーブルの数だけ分けることができる。本実施の形態ではイネーブルの数が2であるため、データ出力を1/2に分けることができる。具体的には、入力部11から入力されたデータのうちDATAn,n+2が第1イネーブル12aでアクティブになり、各々の出力信号をパッド27,29から取り出す。入力部11から入力されたデータのうちDATAn+1,n+3が第2イネーブル12bでアクティブになり、各々の出力信号をパッド28,30から取り出す。

30

このようにデータ出力をイネーブルの数だけ分けると共 に、分けられたパッドを配線によって互いに電気的に接 続することにより、パッドの数に対するプローブ針(テ ストピン) の数を1/2にすることができる。従って、 パッド (出力端子) の数が増加しても、テストピンの数 の増加を抑制することができ、プローブ試験のコストの 増大を抑えることができる。

【0020】また、本実施の形態では、上述したように 出力端子の数が増加しても、テストピンの数の増加を抑 制することができるので、多ピンテスターへの数量的な 10 る。 偏りが緩和され、品種に左右されない柔軟性のある検査 体制を構築することが可能となる。

【0021】また、本実施の形態では、前述したように ロジック制御で出力レベルを制御できるようにしている ため、回路のオーバーヘッドを抑えることができる。オ -バーヘッドとは、テスト回路などの実回路以外のテス ト部分がチップの面積に占める割合をいう。

【0022】尚、上記第1の実施の形態では、イネーブ ルの数を2本にすることにより2本の出力レベルを1本 のプローブ針 (テストピン) で測定しているが、イネー 20 ブルの数を3本以上にすることにより3本以上の出力レ ベルを1本のプローブ針で測定することも可能である。 この場合、出力パッドの数に対するテストピンの数を1 /3以下にすることができる。

【0023】図2は、本発明の第2の実施の形態による 半導体装置を示す構成図であり、図1と同一部分には同 一符号を付し、異なる部分についてのみ説明する。

【0024】パッド27とパッド28は配線によって接 続されていない。パッド27とパッド28は、プローブ 試験を行う際に、1本のプローブ針36を両パッドに当 30 示す構成図である。 接させるものである。また、パッド29とパッド30は 配線によって接続されていない。パッド29とパッド3 0は、プローブ試験を行う際に、1本のプローブ針37 を両パッドに当接させるものである。

【0025】上記半導体装置のプローブ試験を行う場 合、プローブ針36をパッド27とパッド28の両方に 当接させると共に、プロープ針37をパッド29とパッ ド30の両方に当接させる。次に、入力部11からテス ト信号であるデータ (DATAn, n+1, n+2, n+3…) を 入力する。そして、イネーブル信号で出力レベルをコン 40 14~17 レベルシフタ トロールする。

【0026】上記第2の実施の形態においても第1の実 施の形態と同様の効果を得ることができる。すなわち、 データ出力をイネーブルの数だけ分けると共に、プロー ブ試験時に分けられたパッドを1本のプローブ針で同時 に当接させることにより、パッドの数に対するプローブ 針の数を1/2にすることができる。

【0027】図3は、本発明の第3の実施の形態による

半導体装置を示す構成図であり、図1と同一部分には同 一符号を付し、異なる部分についてのみ説明する。

【0028】パッド27とパッド28は配線によって接 統されておらず、パッド27とパッド28はチップ領域 でヒューズ41によって電気的に接続されている。ま た、パッド29とパッド30は配線によって接続されて おらず、パッド29とパッド30はチップ領域でヒュー ズ42によって電気的に接続されている。 なお、ヒュー ズ41, 42は、プローブ試験後にレーザーで切断され

【0029】上記第3の実施の形態においても第1の実 施の形態と同様の効果を得ることができる。すなわち、 データ出力をイネーブルの数だけ分けると共に、分けら れたパッドをヒューズによって互いに電気的に接続する ことにより、パッドの数に対するプローブ針の数を1/ 2にすることができる。

【0030】尚、本発明は上記実施の形態に限定され ず、種々変更して実施することが可能である。

[0031]

【発明の効果】以上説明したように本発明によれば、第 1イネーブル部と第2イネーブル部が出力レベルを2つ に分けるように制御するものであって、第1の入力部に 第1イネーブル部を介して第1の被テストセルを電気的 に接続し、第2の入力部に第2イネーブル部を介して第 2の被テストセルを電気的に接続している。したがっ て、出力端子の数が増加してもテストピンの数の増加を 抑制できる半導体装置を提供することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態による半導体装置を

【図2】本発明の第2の実施の形態による半導体装置を 示す構成図である。

【図3】本発明の第3の実施の形態による半導体装置を 示す構成図である。

【符号の説明】

- 11 入力部
- 12 イネーブル (Enable)
- 12a 第1イネーブル
- 12b 第2イネーブル
- 21~24 ドライバ (Driver n, n+1, n+2, n+3 ...)
- 27~30 パッド (OUTn, n+1, n+2, n+3…)
- 31 スクライプライン
- 33.34 配線
- 36,37 プローブ針(テスターピン)
- 41, 42 ヒューズ

